sys/src/9/sgi/io.h

   1 enum {
   2         Mhz             = 1000*1000,
   3 };
   4
   5 #define IO(t,x)         ((t*)(KSEG1|((ulong)x)))
   6
   7 /* Interrupts */
   8 #define IRQGIO0         0
   9 #define IRQSCSI         1
  10 #define IRQSCSI1        2
  11 #define IRQENET         3
  12 #define IRQGDMA         4
  13 #define IRQPLP          5
  14 #define IRQGIO1         6
  15 #define IRQLCL2         7
  16 #define IRQISDN_ISAC    8
  17 #define IRQPOWER        9
  18 #define IRQISDN_HSCX    10
  19 #define IRQLCL3         11
  20 #define IRQHPCDMA       12
  21 #define IRQACFAIL       13
  22 #define IRQVIDEO        14
  23 #define IRQGIO2         15
  24 #define IRQEISA         19
  25 #define IRQKBDMS        20
  26 #define IRQDUART        21
  27 #define IRQDRAIN0       22
  28 #define IRQDRAIN1       23
  29 #define IRQGIOEXP0      22
  30 #define IRQGIOEXP1      23
  31
  32 /*
  33  * Local Interrupt registers (INT2)
  34  */
  35 #define INT2_IP20       0x1fb801c0
  36 #define INT2_IP22       0x1fbd9000
  37 #define INT2_IP24       0x1fbd9880
  38
  39 #define INT2_BASE       INT2_IP24       /* indy */
  40
  41 #define LIO_0_ISR       (INT2_BASE+0x3)
  42 #define LIO_0_MASK      (INT2_BASE+0x7)
  43 #define LIO_1_ISR       (INT2_BASE+0xb)
  44 #define LIO_1_MASK      (INT2_BASE+0xf)
  45 #define LIO_2_ISR       (INT2_BASE+0x13)
  46 #define LIO_2_MASK      (INT2_BASE+0x17)
  47
  48 #define HPC3_ETHER      0x1fb80000
  49 #define HPC3_KBDMS      0x1fbd9800
  50 #define GIO_NEWPORT     0x1f0f0000      /* indy */
  51
  52 #define MEMCFG0         0x1fa000c4      /* mem. size config. reg. 0 (w, rw) */
  53 #define MEMCFG1         0x1fa000cc      /* mem. size config. reg. 1 (w, rw) */
  54