sys/src/9/pc/pci.c

   1 /*
   2  * PCI support code.
   3  * Needs a massive rewrite.
   4  */
   5 #include "u.h"
   6 #include "../port/lib.h"
   7 #include "mem.h"
   8 #include "dat.h"
   9 #include "fns.h"
  10 #include "io.h"
  11 #include "../port/error.h"
  12
  13 #define DBG     if(0) pcilog
  14
  15 struct
  16 {
  17         char    output[16384];
  18         int     ptr;
  19 }PCICONS;
  20
  21 int
  22 pcilog(char *fmt, ...)
  23 {
  24         int n;
  25         va_list arg;
  26         char buf[PRINTSIZE];
  27
  28         va_start(arg, fmt);
  29         n = vseprint(buf, buf+sizeof(buf), fmt, arg) - buf;
  30         va_end(arg);
  31
  32         memmove(PCICONS.output+PCICONS.ptr, buf, n);
  33         PCICONS.ptr += n;
  34         return n;
  35 }
  36
  37 enum
  38 {                                       /* configuration mechanism #1 */
  39         PciADDR         = 0xCF8,        /* CONFIG_ADDRESS */
  40         PciDATA         = 0xCFC,        /* CONFIG_DATA */
  41
  42                                         /* configuration mechanism #2 */
  43         PciCSE          = 0xCF8,        /* configuration space enable */
  44         PciFORWARD      = 0xCFA,        /* which bus */
  45
  46         MaxFNO          = 7,
  47         MaxUBN          = 255,
  48 };
  49
  50 enum
  51 {                                       /* command register */
  52         IOen            = (1<<0),
  53         MEMen           = (1<<1),
  54         MASen           = (1<<2),
  55         MemWrInv        = (1<<4),
  56         PErrEn          = (1<<6),
  57         SErrEn          = (1<<8),
  58 };
  59
  60 static Lock pcicfglock;
  61 static Lock pcicfginitlock;
  62 static int pcicfgmode = -1;
  63 static int pcimaxbno = 255;
  64 static int pcimaxdno;
  65 static Pcidev* pciroot;
  66 static Pcidev* pcilist;
  67 static Pcidev* pcitail;
  68 static int nobios, nopcirouting;
  69 static BIOS32si* pcibiossi;
  70
  71 static int pcicfgrw8raw(int, int, int, int);
  72 static int pcicfgrw16raw(int, int, int, int);
  73 static int pcicfgrw32raw(int, int, int, int);
  74
  75 static int (*pcicfgrw8)(int, int, int, int) = pcicfgrw8raw;
  76 static int (*pcicfgrw16)(int, int, int, int) = pcicfgrw16raw;
  77 static int (*pcicfgrw32)(int, int, int, int) = pcicfgrw32raw;
  78
  79 static char* bustypes[] = {
  80         "CBUSI",
  81         "CBUSII",
  82         "EISA",
  83         "FUTURE",
  84         "INTERN",
  85         "ISA",
  86         "MBI",
  87         "MBII",
  88         "MCA",
  89         "MPI",
  90         "MPSA",
  91         "NUBUS",
  92         "PCI",
  93         "PCMCIA",
  94         "TC",
  95         "VL",
  96         "VME",
  97         "XPRESS",
  98 };
  99
 100 static int
 101 tbdffmt(Fmt* fmt)
 102 {
 103         char *p;
 104         int l, r;
 105         uint type, tbdf;
 106
 107         if((p = malloc(READSTR)) == nil)
 108                 return fmtstrcpy(fmt, "(tbdfconv)");
 109
 110         switch(fmt->r){
 111         case 'T':
 112                 tbdf = va_arg(fmt->args, int);
 113                 if(tbdf == BUSUNKNOWN)
 114                         snprint(p, READSTR, "unknown");
 115                 else{
 116                         type = BUSTYPE(tbdf);
 117                         if(type < nelem(bustypes))
 118                                 l = snprint(p, READSTR, bustypes[type]);
 119                         else
 120                                 l = snprint(p, READSTR, "%d", type);
 121                         snprint(p+l, READSTR-l, ".%d.%d.%d",
 122                                 BUSBNO(tbdf), BUSDNO(tbdf), BUSFNO(tbdf));
 123                 }
 124                 break;
 125
 126         default:
 127                 snprint(p, READSTR, "(tbdfconv)");
 128                 break;
 129         }
 130         r = fmtstrcpy(fmt, p);
 131         free(p);
 132
 133         return r;
 134 }
 135
 136 ulong
 137 pcibarsize(Pcidev *p, int rno)
 138 {
 139         ulong v, size;
 140
 141         v = pcicfgrw32(p->tbdf, rno, 0, 1);
 142         pcicfgrw32(p->tbdf, rno, 0xFFFFFFF0, 0);
 143         size = pcicfgrw32(p->tbdf, rno, 0, 1);
 144         if(v & 1)
 145                 size |= 0xFFFF0000;
 146         pcicfgrw32(p->tbdf, rno, v, 0);
 147
 148         return -(size & ~0x0F);
 149 }
 150
 151 static int
 152 pcisizcmp(void *a, void *b)
 153 {
 154         Pcisiz *aa, *bb;
 155
 156         aa = a;
 157         bb = b;
 158         return aa->siz - bb->siz;
 159 }
 160
 161 static ulong
 162 pcimask(ulong v)
 163 {
 164         ulong m;
 165
 166         m = BI2BY*sizeof(v);
 167         for(m = 1<<(m-1); m != 0; m >>= 1) {
 168                 if(m & v)
 169                         break;
 170         }
 171
 172         m--;
 173         if((v & m) == 0)
 174                 return v;
 175
 176         v |= m;
 177         return v+1;
 178 }
 179
 180 static void
 181 pcibusmap(Pcidev *root, ulong *pmema, ulong *pioa, int wrreg)
 182 {
 183         Pcidev *p;
 184         int ntb, i, size, rno, hole;
 185         ulong v, mema, ioa, sioa, smema, base, limit;
 186         Pcisiz *table, *tptr, *mtb, *itb;
 187
 188         if(!nobios)
 189                 return;
 190
 191         ioa = *pioa;
 192         mema = *pmema;
 193
 194         DBG("pcibusmap wr=%d %T mem=%luX io=%luX\n",
 195                 wrreg, root->tbdf, mema, ioa);
 196
 197         ntb = 0;
 198         for(p = root; p != nil; p = p->link)
 199                 ntb++;
 200
 201         ntb *= (PciCIS-PciBAR0)/4;
 202         table = malloc(2*ntb*sizeof(Pcisiz));
 203         if(table == nil)
 204                 panic("pcibusmap: can't allocate memory");
 205         itb = table;
 206         mtb = table+ntb;
 207
 208         /*
 209          * Build a table of sizes
 210          */
 211         for(p = root; p != nil; p = p->link) {
 212                 if(p->ccrb == 0x06) {
 213                         if(p->ccru != 0x04 || p->bridge == nil) {
 214 //                              DBG("pci: ignored bridge %T\n", p->tbdf);
 215                                 continue;
 216                         }
 217
 218                         sioa = ioa;
 219                         smema = mema;
 220                         pcibusmap(p->bridge, &smema, &sioa, 0);
 221
 222                         hole = pcimask(smema-mema);
 223                         if(hole < (1<<20))
 224                                 hole = 1<<20;
 225                         p->mema.size = hole;
 226
 227                         hole = pcimask(sioa-ioa);
 228                         if(hole < (1<<12))
 229                                 hole = 1<<12;
 230
 231                         p->ioa.size = hole;
 232
 233                         itb->dev = p;
 234                         itb->bar = -1;
 235                         itb->siz = p->ioa.size;
 236                         itb++;
 237
 238                         mtb->dev = p;
 239                         mtb->bar = -1;
 240                         mtb->siz = p->mema.size;
 241                         mtb++;
 242                         continue;
 243                 }
 244
 245                 for(i = 0; i <= 5; i++) {
 246                         rno = PciBAR0 + i*4;
 247                         v = pcicfgrw32(p->tbdf, rno, 0, 1);
 248                         size = pcibarsize(p, rno);
 249                         if(size == 0)
 250                                 continue;
 251
 252                         if(v & 1) {
 253                                 itb->dev = p;
 254                                 itb->bar = i;
 255                                 itb->siz = size;
 256                                 itb++;
 257                         }
 258                         else {
 259                                 mtb->dev = p;
 260                                 mtb->bar = i;
 261                                 mtb->siz = size;
 262                                 mtb++;
 263                         }
 264
 265                         p->mem[i].size = size;
 266                 }
 267         }
 268
 269         /*
 270          * Sort both tables IO smallest first, Memory largest
 271          */
 272         qsort(table, itb-table, sizeof(Pcisiz), pcisizcmp);
 273         tptr = table+ntb;
 274         qsort(tptr, mtb-tptr, sizeof(Pcisiz), pcisizcmp);
 275
 276         /*
 277          * Allocate IO address space on this bus
 278          */
 279         for(tptr = table; tptr < itb; tptr++) {
 280                 hole = tptr->siz;
 281                 if(tptr->bar == -1)
 282                         hole = 1<<12;
 283                 ioa = (ioa+hole-1) & ~(hole-1);
 284
 285                 p = tptr->dev;
 286                 if(tptr->bar == -1)
 287                         p->ioa.bar = ioa;
 288                 else {
 289                         p->pcr |= IOen;
 290                         p->mem[tptr->bar].bar = ioa|1;
 291                         if(wrreg)
 292                                 pcicfgrw32(p->tbdf, PciBAR0+(tptr->bar*4), ioa|1, 0);
 293                 }
 294
 295                 ioa += tptr->siz;
 296         }
 297
 298         /*
 299          * Allocate Memory address space on this bus
 300          */
 301         for(tptr = table+ntb; tptr < mtb; tptr++) {
 302                 hole = tptr->siz;
 303                 if(tptr->bar == -1)
 304                         hole = 1<<20;
 305                 mema = (mema+hole-1) & ~(hole-1);
 306
 307                 p = tptr->dev;
 308                 if(tptr->bar == -1)
 309                         p->mema.bar = mema;
 310                 else {
 311                         p->pcr |= MEMen;
 312                         p->mem[tptr->bar].bar = mema;
 313                         if(wrreg)
 314                                 pcicfgrw32(p->tbdf, PciBAR0+(tptr->bar*4), mema, 0);
 315                 }
 316                 mema += tptr->siz;
 317         }
 318
 319         *pmema = mema;
 320         *pioa = ioa;
 321         free(table);
 322
 323         if(wrreg == 0)
 324                 return;
 325
 326         /*
 327          * Finally set all the bridge addresses & registers
 328          */
 329         for(p = root; p != nil; p = p->link) {
 330                 if(p->bridge == nil) {
 331                         pcicfgrw8(p->tbdf, PciLTR, 64, 0);
 332
 333                         p->pcr |= MASen;
 334                         pcicfgrw16(p->tbdf, PciPCR, p->pcr, 0);
 335                         continue;
 336                 }
 337
 338                 base = p->ioa.bar;
 339                 limit = base+p->ioa.size-1;
 340                 v = pcicfgrw32(p->tbdf, PciIBR, 0, 1);
 341                 v = (v&0xFFFF0000)|(limit & 0xF000)|((base & 0xF000)>>8);
 342                 pcicfgrw32(p->tbdf, PciIBR, v, 0);
 343                 v = (limit & 0xFFFF0000)|(base>>16);
 344                 pcicfgrw32(p->tbdf, PciIUBR, v, 0);
 345
 346                 base = p->mema.bar;
 347                 limit = base+p->mema.size-1;
 348                 v = (limit & 0xFFF00000)|((base & 0xFFF00000)>>16);
 349                 pcicfgrw32(p->tbdf, PciMBR, v, 0);
 350
 351                 /*
 352                  * Disable memory prefetch
 353                  */
 354                 pcicfgrw32(p->tbdf, PciPMBR, 0x0000FFFF, 0);
 355                 pcicfgrw8(p->tbdf, PciLTR, 64, 0);
 356
 357                 /*
 358                  * Enable the bridge
 359                  */
 360                 p->pcr |= IOen|MEMen|MASen;
 361                 pcicfgrw32(p->tbdf, PciPCR, 0xFFFF0000|p->pcr , 0);
 362
 363                 sioa = p->ioa.bar;
 364                 smema = p->mema.bar;
 365                 pcibusmap(p->bridge, &smema, &sioa, 1);
 366         }
 367 }
 368
 369 static int
 370 pcilscan(int bno, Pcidev** list, Pcidev *parent)
 371 {
 372         Pcidev *p, *head, *tail;
 373         int dno, fno, i, hdt, l, maxfno, maxubn, rno, sbn, tbdf, ubn;
 374
 375         maxubn = bno;
 376         head = nil;
 377         tail = nil;
 378         for(dno = 0; dno <= pcimaxdno; dno++){
 379                 maxfno = 0;
 380                 for(fno = 0; fno <= maxfno; fno++){
 381                         /*
 382                          * For this possible device, form the
 383                          * bus+device+function triplet needed to address it
 384                          * and try to read the vendor and device ID.
 385                          * If successful, allocate a device struct and
 386                          * start to fill it in with some useful information
 387                          * from the device's configuration space.
 388                          */
 389                         tbdf = MKBUS(BusPCI, bno, dno, fno);
 390                         l = pcicfgrw32(tbdf, PciVID, 0, 1);
 391                         if(l == 0xFFFFFFFF || l == 0)
 392                                 continue;
 393                         p = malloc(sizeof(*p));
 394                         if(p == nil)
 395                                 panic("pcilscan: can't allocate memory");
 396                         p->tbdf = tbdf;
 397                         p->vid = l;
 398                         p->did = l>>16;
 399
 400                         if(pcilist != nil)
 401                                 pcitail->list = p;
 402                         else
 403                                 pcilist = p;
 404                         pcitail = p;
 405
 406                         p->pcr = pcicfgr16(p, PciPCR);
 407                         p->rid = pcicfgr8(p, PciRID);
 408                         p->ccrp = pcicfgr8(p, PciCCRp);
 409                         p->ccru = pcicfgr8(p, PciCCRu);
 410                         p->ccrb = pcicfgr8(p, PciCCRb);
 411                         p->cls = pcicfgr8(p, PciCLS);
 412                         p->ltr = pcicfgr8(p, PciLTR);
 413
 414                         p->intl = pcicfgr8(p, PciINTL);
 415
 416                         /*
 417                          * If the device is a multi-function device adjust the
 418                          * loop count so all possible functions are checked.
 419                          */
 420                         hdt = pcicfgr8(p, PciHDT);
 421                         if(hdt & 0x80)
 422                                 maxfno = MaxFNO;
 423
 424                         /*
 425                          * If appropriate, read the base address registers
 426                          * and work out the sizes.
 427                          */
 428                         switch(p->ccrb) {
 429                         case 0x01:              /* mass storage controller */
 430                         case 0x02:              /* network controller */
 431                         case 0x03:              /* display controller */
 432                         case 0x04:              /* multimedia device */
 433                         case 0x07:              /* simple comm. controllers */
 434                         case 0x08:              /* base system peripherals */
 435                         case 0x09:              /* input devices */
 436                         case 0x0A:              /* docking stations */
 437                         case 0x0B:              /* processors */
 438                         case 0x0C:              /* serial bus controllers */
 439                                 if((hdt & 0x7F) != 0)
 440                                         break;
 441                                 rno = PciBAR0 - 4;
 442                                 for(i = 0; i < nelem(p->mem); i++) {
 443                                         rno += 4;
 444                                         p->mem[i].bar = pcicfgr32(p, rno);
 445                                         p->mem[i].size = pcibarsize(p, rno);
 446                                 }
 447                                 break;
 448
 449                         case 0x00:
 450                         case 0x05:              /* memory controller */
 451                         case 0x06:              /* bridge device */
 452                         default:
 453                                 break;
 454                         }
 455
 456                         p->parent = parent;
 457                         if(head != nil)
 458                                 tail->link = p;
 459                         else
 460                                 head = p;
 461                         tail = p;
 462                 }
 463         }
 464
 465         *list = head;
 466         for(p = head; p != nil; p = p->link){
 467                 /*
 468                  * Find PCI-PCI bridges and recursively descend the tree.
 469                  */
 470                 if(p->ccrb != 0x06 || p->ccru != 0x04)
 471                         continue;
 472
 473                 /*
 474                  * If the secondary or subordinate bus number is not
 475                  * initialised try to do what the PCI BIOS should have
 476                  * done and fill in the numbers as the tree is descended.
 477                  * On the way down the subordinate bus number is set to
 478                  * the maximum as it's not known how many buses are behind
 479                  * this one; the final value is set on the way back up.
 480                  */
 481                 sbn = pcicfgr8(p, PciSBN);
 482                 ubn = pcicfgr8(p, PciUBN);
 483
 484                 if(sbn == 0 || ubn == 0 || nobios) {
 485                         sbn = maxubn+1;
 486                         /*
 487                          * Make sure memory, I/O and master enables are
 488                          * off, set the primary, secondary and subordinate
 489                          * bus numbers and clear the secondary status before
 490                          * attempting to scan the secondary bus.
 491                          *
 492                          * Initialisation of the bridge should be done here.
 493                          */
 494                         pcicfgw32(p, PciPCR, 0xFFFF0000);
 495                         l = (MaxUBN<<16)|(sbn<<8)|bno;
 496                         pcicfgw32(p, PciPBN, l);
 497                         pcicfgw16(p, PciSPSR, 0xFFFF);
 498                         maxubn = pcilscan(sbn, &p->bridge, p);
 499                         l = (maxubn<<16)|(sbn<<8)|bno;
 500
 501                         pcicfgw32(p, PciPBN, l);
 502                 }
 503                 else {
 504                         if(ubn > maxubn)
 505                                 maxubn = ubn;
 506                         pcilscan(sbn, &p->bridge, p);
 507                 }
 508         }
 509
 510         return maxubn;
 511 }
 512
 513 int
 514 pciscan(int bno, Pcidev **list)
 515 {
 516         int ubn;
 517
 518         lock(&pcicfginitlock);
 519         ubn = pcilscan(bno, list, nil);
 520         unlock(&pcicfginitlock);
 521         return ubn;
 522 }
 523
 524 static uchar
 525 pIIxget(Pcidev *router, uchar link)
 526 {
 527         uchar pirq;
 528
 529         /* link should be 0x60, 0x61, 0x62, 0x63 */
 530         pirq = pcicfgr8(router, link);
 531         return (pirq < 16)? pirq: 0;
 532 }
 533
 534 static void
 535 pIIxset(Pcidev *router, uchar link, uchar irq)
 536 {
 537         pcicfgw8(router, link, irq);
 538 }
 539
 540 static uchar
 541 viaget(Pcidev *router, uchar link)
 542 {
 543         uchar pirq;
 544
 545         /* link should be 1, 2, 3, 5 */
 546         pirq = (link < 6)? pcicfgr8(router, 0x55 + (link>>1)): 0;
 547
 548         return (link & 1)? (pirq >> 4): (pirq & 15);
 549 }
 550
 551 static void
 552 viaset(Pcidev *router, uchar link, uchar irq)
 553 {
 554         uchar pirq;
 555
 556         pirq = pcicfgr8(router, 0x55 + (link >> 1));
 557         pirq &= (link & 1)? 0x0f: 0xf0;
 558         pirq |= (link & 1)? (irq << 4): (irq & 15);
 559         pcicfgw8(router, 0x55 + (link>>1), pirq);
 560 }
 561
 562 static uchar
 563 optiget(Pcidev *router, uchar link)
 564 {
 565         uchar pirq = 0;
 566
 567         /* link should be 0x02, 0x12, 0x22, 0x32 */
 568         if ((link & 0xcf) == 0x02)
 569                 pirq = pcicfgr8(router, 0xb8 + (link >> 5));
 570         return (link & 0x10)? (pirq >> 4): (pirq & 15);
 571 }
 572
 573 static void
 574 optiset(Pcidev *router, uchar link, uchar irq)
 575 {
 576         uchar pirq;
 577
 578         pirq = pcicfgr8(router, 0xb8 + (link >> 5));
 579         pirq &= (link & 0x10)? 0x0f : 0xf0;
 580         pirq |= (link & 0x10)? (irq << 4): (irq & 15);
 581         pcicfgw8(router, 0xb8 + (link >> 5), pirq);
 582 }
 583
 584 static uchar
 585 aliget(Pcidev *router, uchar link)
 586 {
 587         /* No, you're not dreaming */
 588         static const uchar map[] = { 0, 9, 3, 10, 4, 5, 7, 6, 1, 11, 0, 12, 0, 14, 0, 15 };
 589         uchar pirq;
 590
 591         /* link should be 0x01..0x08 */
 592         pirq = pcicfgr8(router, 0x48 + ((link-1)>>1));
 593         return (link & 1)? map[pirq&15]: map[pirq>>4];
 594 }
 595
 596 static void
 597 aliset(Pcidev *router, uchar link, uchar irq)
 598 {
 599         /* Inverse of map in aliget */
 600         static const uchar map[] = { 0, 8, 0, 2, 4, 5, 7, 6, 0, 1, 3, 9, 11, 0, 13, 15 };
 601         uchar pirq;
 602
 603         pirq = pcicfgr8(router, 0x48 + ((link-1)>>1));
 604         pirq &= (link & 1)? 0x0f: 0xf0;
 605         pirq |= (link & 1)? (map[irq] << 4): (map[irq] & 15);
 606         pcicfgw8(router, 0x48 + ((link-1)>>1), pirq);
 607 }
 608
 609 static uchar
 610 cyrixget(Pcidev *router, uchar link)
 611 {
 612         uchar pirq;
 613
 614         /* link should be 1, 2, 3, 4 */
 615         pirq = pcicfgr8(router, 0x5c + ((link-1)>>1));
 616         return ((link & 1)? pirq >> 4: pirq & 15);
 617 }
 618
 619 static void
 620 cyrixset(Pcidev *router, uchar link, uchar irq)
 621 {
 622         uchar pirq;
 623
 624         pirq = pcicfgr8(router, 0x5c + (link>>1));
 625         pirq &= (link & 1)? 0x0f: 0xf0;
 626         pirq |= (link & 1)? (irq << 4): (irq & 15);
 627         pcicfgw8(router, 0x5c + (link>>1), pirq);
 628 }
 629
 630 typedef struct Bridge Bridge;
 631 struct Bridge
 632 {
 633         ushort  vid;
 634         ushort  did;
 635         uchar   (*get)(Pcidev *, uchar);
 636         void    (*set)(Pcidev *, uchar, uchar);
 637 };
 638
 639 static Bridge southbridges[] = {
 640         { 0x8086, 0x122e, pIIxget, pIIxset },   /* Intel 82371FB */
 641         { 0x8086, 0x1234, pIIxget, pIIxset },   /* Intel 82371MX */
 642         { 0x8086, 0x7000, pIIxget, pIIxset },   /* Intel 82371SB */
 643         { 0x8086, 0x7110, pIIxget, pIIxset },   /* Intel 82371AB */
 644         { 0x8086, 0x7198, pIIxget, pIIxset },   /* Intel 82443MX (fn 1) */
 645         { 0x8086, 0x2410, pIIxget, pIIxset },   /* Intel 82801AA */
 646         { 0x8086, 0x2420, pIIxget, pIIxset },   /* Intel 82801AB */
 647         { 0x8086, 0x2440, pIIxget, pIIxset },   /* Intel 82801BA */
 648         { 0x8086, 0x2448, pIIxget, pIIxset },   /* Intel 82801BAM/CAM/DBM */
 649         { 0x8086, 0x244c, pIIxget, pIIxset },   /* Intel 82801BAM */
 650         { 0x8086, 0x244e, pIIxget, pIIxset },   /* Intel 82801 */
 651         { 0x8086, 0x2480, pIIxget, pIIxset },   /* Intel 82801CA */
 652         { 0x8086, 0x248c, pIIxget, pIIxset },   /* Intel 82801CAM */
 653         { 0x8086, 0x24c0, pIIxget, pIIxset },   /* Intel 82801DBL */
 654         { 0x8086, 0x24cc, pIIxget, pIIxset },   /* Intel 82801DBM */
 655         { 0x8086, 0x24d0, pIIxget, pIIxset },   /* Intel 82801EB */
 656         { 0x8086, 0x25a1, pIIxget, pIIxset },   /* Intel 6300ESB */
 657         { 0x8086, 0x2640, pIIxget, pIIxset },   /* Intel 82801FB */
 658         { 0x8086, 0x2641, pIIxget, pIIxset },   /* Intel 82801FBM */
 659         { 0x8086, 0x2670, pIIxget, pIIxset },   /* Intel 632xesb */
 660         { 0x8086, 0x27b8, pIIxget, pIIxset },   /* Intel 82801GB */
 661         { 0x8086, 0x27b9, pIIxget, pIIxset },   /* Intel 82801GBM */
 662         { 0x8086, 0x27bd, pIIxget, pIIxset },   /* Intel 82801GB/GR */
 663         { 0x8086, 0x3a16, pIIxget, pIIxset },   /* Intel 82801JIR */
 664         { 0x8086, 0x3a40, pIIxget, pIIxset },   /* Intel 82801JI */
 665         { 0x8086, 0x3a42, pIIxget, pIIxset },   /* Intel 82801JI */
 666         { 0x8086, 0x3a48, pIIxget, pIIxset },   /* Intel 82801JI */
 667         { 0x8086, 0x2916, pIIxget, pIIxset },   /* Intel 82801? */
 668         { 0x8086, 0x2810, pIIxget, pIIxset },   /* Intel 82801HB/HR (ich8/r) */
 669         { 0x8086, 0x2812, pIIxget, pIIxset },   /* Intel 82801HH (ich8dh) */
 670         { 0x8086, 0x2912, pIIxget, pIIxset },   /* Intel 82801ih ich9dh */
 671         { 0x8086, 0x2914, pIIxget, pIIxset },   /* Intel 82801io ich9do */
 672         { 0x8086, 0x2916, pIIxget, pIIxset },   /* Intel 82801ibr ich9r */
 673         { 0x8086, 0x2917, pIIxget, pIIxset },   /* Intel 82801iem ich9m-e  */
 674         { 0x8086, 0x2918, pIIxget, pIIxset },   /* Intel 82801ib ich9 */
 675         { 0x8086, 0x2919, pIIxget, pIIxset },   /* Intel 82801? ich9m  */
 676         { 0x8086, 0x3a16, pIIxget, pIIxset },   /* Intel 82801jir ich10r */
 677         { 0x8086, 0x3a40, pIIxget, pIIxset },   /* Intel 82801ji */
 678         { 0x8086, 0x3a42, pIIxget, pIIxset },   /* Intel 82801ji */
 679         { 0x8086, 0x3a48, pIIxget, pIIxset },   /* Intel 82801ji */
 680         { 0x8086, 0x3b06, pIIxget, pIIxset },   /* Intel 82801? ibex peak */
 681         { 0x8086, 0x3b14, pIIxget, pIIxset },   /* Intel 82801? 3420 */
 682         { 0x8086, 0x1c52, pIIxget, pIIxset },   /* Intel 82q65 cougar point pch */
 683         { 0x8086, 0x1c54, pIIxget, pIIxset },   /* Intel 82q67 cougar point pch */
 684         { 0x1106, 0x0586, viaget, viaset },     /* Viatech 82C586 */
 685         { 0x1106, 0x0596, viaget, viaset },     /* Viatech 82C596 */
 686         { 0x1106, 0x0686, viaget, viaset },     /* Viatech 82C686 */
 687         { 0x1106, 0x3227, viaget, viaset },     /* Viatech VT8237 */
 688         { 0x1106, 0x8410, viaget, viaset },     /* Viatech PV530 bridge */
 689         { 0x1045, 0xc700, optiget, optiset },   /* Opti 82C700 */
 690         { 0x10b9, 0x1533, aliget, aliset },     /* Al M1533 */
 691         { 0x1039, 0x0008, pIIxget, pIIxset },   /* SI 503 */
 692         { 0x1039, 0x0496, pIIxget, pIIxset },   /* SI 496 */
 693         { 0x1078, 0x0100, cyrixget, cyrixset }, /* Cyrix 5530 Legacy */
 694
 695         { 0x1022, 0x746b, nil, nil },           /* AMD 8111 */
 696         { 0x10de, 0x00d1, nil, nil },           /* NVIDIA nForce 3 */
 697         { 0x10de, 0x00e0, nil, nil },           /* NVIDIA nForce 3 250 Series */
 698         { 0x10de, 0x00e1, nil, nil },           /* NVIDIA nForce 3 250 Series */
 699         { 0x1166, 0x0200, nil, nil },           /* ServerWorks ServerSet III LE */
 700         { 0x1002, 0x4377, nil, nil },           /* ATI Radeon Xpress 200M */
 701         { 0x1002, 0x4372, nil, nil },           /* ATI SB400 */
 702         { 0x1002, 0x9601, nil, nil },           /* AMD SB710 */
 703         { 0x1002, 0x438d, nil, nil },           /* AMD SB600 */
 704         { 0x1002, 0x439d, nil, nil },           /* AMD SB810 */
 705 };
 706
 707 typedef struct Slot Slot;
 708 struct Slot {
 709         uchar   bus;            /* Pci bus number */
 710         uchar   dev;            /* Pci device number */
 711         uchar   maps[12];       /* Avoid structs!  Link and mask. */
 712         uchar   slot;           /* Add-in/built-in slot */
 713         uchar   reserved;
 714 };
 715
 716 typedef struct Router Router;
 717 struct Router {
 718         uchar   signature[4];   /* Routing table signature */
 719         uchar   version[2];     /* Version number */
 720         uchar   size[2];        /* Total table size */
 721         uchar   bus;            /* Interrupt router bus number */
 722         uchar   devfn;          /* Router's devfunc */
 723         uchar   pciirqs[2];     /* Exclusive PCI irqs */
 724         uchar   compat[4];      /* Compatible PCI interrupt router */
 725         uchar   miniport[4];    /* Miniport data */
 726         uchar   reserved[11];
 727         uchar   checksum;
 728 };
 729
 730 static ushort pciirqs;          /* Exclusive PCI irqs */
 731 static Bridge *southbridge;     /* Which southbridge to use. */
 732
 733 static void
 734 pcirouting(void)
 735 {
 736         Slot *e;
 737         Router *r;
 738         int size, i, fn, tbdf;
 739         Pcidev *sbpci, *pci;
 740         uchar *p, pin, irq, link, *map;
 741
 742         /* Search for PCI interrupt routing table in BIOS */
 743         for(p = (uchar *)KADDR(0xf0000); p < (uchar *)KADDR(0xfffff); p += 16)
 744                 if(p[0] == '$' && p[1] == 'P' && p[2] == 'I' && p[3] == 'R')
 745                         break;
 746
 747         if(p >= (uchar *)KADDR(0xfffff))
 748                 return;
 749
 750         r = (Router *)p;
 751
 752         // print("PCI interrupt routing table version %d.%d at %.6uX\n",
 753         //      r->version[0], r->version[1], (ulong)r & 0xfffff);
 754
 755         tbdf = (BusPCI << 24)|(r->bus << 16)|(r->devfn << 8);
 756         sbpci = pcimatchtbdf(tbdf);
 757         if(sbpci == nil) {
 758                 print("pcirouting: Cannot find south bridge %T\n", tbdf);
 759                 return;
 760         }
 761
 762         for(i = 0; i != nelem(southbridges); i++)
 763                 if(sbpci->vid == southbridges[i].vid && sbpci->did == southbridges[i].did)
 764                         break;
 765
 766         if(i == nelem(southbridges)) {
 767                 print("pcirouting: ignoring south bridge %T %.4uX/%.4uX\n", tbdf, sbpci->vid, sbpci->did);
 768                 return;
 769         }
 770         southbridge = &southbridges[i];
 771         if(southbridge->get == nil || southbridge->set == nil)
 772                 return;
 773
 774         pciirqs = (r->pciirqs[1] << 8)|r->pciirqs[0];
 775
 776         size = (r->size[1] << 8)|r->size[0];
 777         for(e = (Slot *)&r[1]; (uchar *)e < p + size; e++) {
 778                 if (0) {
 779                         print("%.2uX/%.2uX %.2uX: ", e->bus, e->dev, e->slot);
 780                         for (i = 0; i != 4; i++) {
 781                                 uchar *m = &e->maps[i * 3];
 782                                 print("[%d] %.2uX %.4uX ",
 783                                         i, m[0], (m[2] << 8)|m[1]);
 784                         }
 785                         print("\n");
 786                 }
 787                 for(fn = 0; fn != 8; fn++) {
 788                         tbdf = (BusPCI << 24)|(e->bus << 16)|((e->dev | fn) << 8);
 789                         pci = pcimatchtbdf(tbdf);
 790                         if(pci == nil)
 791                                 continue;
 792                         pin = pcicfgr8(pci, PciINTP);
 793                         if(pin == 0 || pin == 0xff)
 794                                 continue;
 795
 796                         map = &e->maps[(pin - 1) * 3];
 797                         link = map[0];
 798                         irq = southbridge->get(sbpci, link);
 799                         if(irq == 0 || irq == pci->intl)
 800                                 continue;
 801                         if(pci->intl != 0 && pci->intl != 0xFF) {
 802                                 print("pcirouting: BIOS workaround: %T at pin %d link %d irq %d -> %d\n",
 803                                           tbdf, pin, link, irq, pci->intl);
 804                                 southbridge->set(sbpci, link, pci->intl);
 805                                 continue;
 806                         }
 807                         print("pcirouting: %T at pin %d link %d irq %d\n", tbdf, pin, link, irq);
 808                         pcicfgw8(pci, PciINTL, irq);
 809                         pci->intl = irq;
 810                 }
 811         }
 812 }
 813
 814 static void pcireservemem(void);
 815
 816 static int
 817 pcicfgrw8bios(int tbdf, int rno, int data, int read)
 818 {
 819         BIOS32ci ci;
 820
 821         if(pcibiossi == nil)
 822                 return -1;
 823
 824         memset(&ci, 0, sizeof(BIOS32ci));
 825         ci.ebx = (BUSBNO(tbdf)<<8)|(BUSDNO(tbdf)<<3)|BUSFNO(tbdf);
 826         ci.edi = rno;
 827         if(read){
 828                 ci.eax = 0xB108;
 829                 if(!bios32ci(pcibiossi, &ci)/* && !(ci.eax & 0xFF)*/)
 830                         return ci.ecx & 0xFF;
 831         }
 832         else{
 833                 ci.eax = 0xB10B;
 834                 ci.ecx = data & 0xFF;
 835                 if(!bios32ci(pcibiossi, &ci)/* && !(ci.eax & 0xFF)*/)
 836                         return 0;
 837         }
 838
 839         return -1;
 840 }
 841
 842 static int
 843 pcicfgrw16bios(int tbdf, int rno, int data, int read)
 844 {
 845         BIOS32ci ci;
 846
 847         if(pcibiossi == nil)
 848                 return -1;
 849
 850         memset(&ci, 0, sizeof(BIOS32ci));
 851         ci.ebx = (BUSBNO(tbdf)<<8)|(BUSDNO(tbdf)<<3)|BUSFNO(tbdf);
 852         ci.edi = rno;
 853         if(read){
 854                 ci.eax = 0xB109;
 855                 if(!bios32ci(pcibiossi, &ci)/* && !(ci.eax & 0xFF)*/)
 856                         return ci.ecx & 0xFFFF;
 857         }
 858         else{
 859                 ci.eax = 0xB10C;
 860                 ci.ecx = data & 0xFFFF;
 861                 if(!bios32ci(pcibiossi, &ci)/* && !(ci.eax & 0xFF)*/)
 862                         return 0;
 863         }
 864
 865         return -1;
 866 }
 867
 868 static int
 869 pcicfgrw32bios(int tbdf, int rno, int data, int read)
 870 {
 871         BIOS32ci ci;
 872
 873         if(pcibiossi == nil)
 874                 return -1;
 875
 876         memset(&ci, 0, sizeof(BIOS32ci));
 877         ci.ebx = (BUSBNO(tbdf)<<8)|(BUSDNO(tbdf)<<3)|BUSFNO(tbdf);
 878         ci.edi = rno;
 879         if(read){
 880                 ci.eax = 0xB10A;
 881                 if(!bios32ci(pcibiossi, &ci)/* && !(ci.eax & 0xFF)*/)
 882                         return ci.ecx;
 883         }
 884         else{
 885                 ci.eax = 0xB10D;
 886                 ci.ecx = data;
 887                 if(!bios32ci(pcibiossi, &ci)/* && !(ci.eax & 0xFF)*/)
 888                         return 0;
 889         }
 890
 891         return -1;
 892 }
 893
 894 static BIOS32si*
 895 pcibiosinit(void)
 896 {
 897         BIOS32ci ci;
 898         BIOS32si *si;
 899
 900         if((si = bios32open("$PCI")) == nil)
 901                 return nil;
 902
 903         memset(&ci, 0, sizeof(BIOS32ci));
 904         ci.eax = 0xB101;
 905         if(bios32ci(si, &ci) || ci.edx != ((' '<<24)|('I'<<16)|('C'<<8)|'P')){
 906                 free(si);
 907                 return nil;
 908         }
 909         if(ci.eax & 0x01)
 910                 pcimaxdno = 31;
 911         else
 912                 pcimaxdno = 15;
 913         pcimaxbno = ci.ecx & 0xff;
 914
 915         return si;
 916 }
 917
 918 void
 919 pcibussize(Pcidev *root, ulong *msize, ulong *iosize)
 920 {
 921         *msize = 0;
 922         *iosize = 0;
 923         pcibusmap(root, msize, iosize, 0);
 924 }
 925
 926 static void
 927 pcicfginit(void)
 928 {
 929         char *p;
 930         Pcidev **list;
 931         ulong mema, ioa;
 932         int bno, n, pcibios;
 933
 934         lock(&pcicfginitlock);
 935         if(pcicfgmode != -1)
 936                 goto out;
 937
 938         pcibios = 0;
 939         if(getconf("*nobios"))
 940                 nobios = 1;
 941         else if(getconf("*pcibios"))
 942                 pcibios = 1;
 943         if(getconf("*nopcirouting"))
 944                 nopcirouting = 1;
 945
 946         /*
 947          * Try to determine which PCI configuration mode is implemented.
 948          * Mode2 uses a byte at 0xCF8 and another at 0xCFA; Mode1 uses
 949          * a DWORD at 0xCF8 and another at 0xCFC and will pass through
 950          * any non-DWORD accesses as normal I/O cycles. There shouldn't be
 951          * a device behind these addresses so if Mode1 accesses fail try
 952          * for Mode2 (Mode2 is deprecated).
 953          */
 954         if(!pcibios){
 955                 /*
 956                  * Bits [30:24] of PciADDR must be 0,
 957                  * according to the spec.
 958                  */
 959                 n = inl(PciADDR);
 960                 if(!(n & 0x7F000000)){
 961                         outl(PciADDR, 0x80000000);
 962                         outb(PciADDR+3, 0);
 963                         if(inl(PciADDR) & 0x80000000){
 964                                 pcicfgmode = 1;
 965                                 pcimaxdno = 31;
 966                         }
 967                 }
 968                 outl(PciADDR, n);
 969
 970                 if(pcicfgmode < 0){
 971                         /*
 972                          * The 'key' part of PciCSE should be 0.
 973                          */
 974                         n = inb(PciCSE);
 975                         if(!(n & 0xF0)){
 976                                 outb(PciCSE, 0x0E);
 977                                 if(inb(PciCSE) == 0x0E){
 978                                         pcicfgmode = 2;
 979                                         pcimaxdno = 15;
 980                                 }
 981                         }
 982                         outb(PciCSE, n);
 983                 }
 984         }
 985
 986         if(pcicfgmode < 0 || pcibios) {
 987                 if((pcibiossi = pcibiosinit()) == nil)
 988                         goto out;
 989                 pcicfgrw8 = pcicfgrw8bios;
 990                 pcicfgrw16 = pcicfgrw16bios;
 991                 pcicfgrw32 = pcicfgrw32bios;
 992                 pcicfgmode = 3;
 993         }
 994
 995         fmtinstall('T', tbdffmt);
 996
 997         if(p = getconf("*pcimaxbno"))
 998                 pcimaxbno = strtoul(p, 0, 0);
 999         if(p = getconf("*pcimaxdno")){
1000                 n = strtoul(p, 0, 0);
1001                 if(n < pcimaxdno)
1002                         pcimaxdno = n;
1003         }
1004
1005         list = &pciroot;
1006         for(bno = 0; bno <= pcimaxbno; bno++) {
1007                 int sbno = bno;
1008                 bno = pcilscan(bno, list, nil);
1009
1010                 while(*list)
1011                         list = &(*list)->link;
1012
1013                 if (sbno == 0) {
1014                         Pcidev *pci;
1015
1016                         /*
1017                           * If we have found a PCI-to-Cardbus bridge, make sure
1018                           * it has no valid mappings anymore.
1019                           */
1020                         for(pci = pciroot; pci != nil; pci = pci->link){
1021                                 if (pci->ccrb == 6 && pci->ccru == 7) {
1022                                         ushort bcr;
1023
1024                                         /* reset the cardbus */
1025                                         bcr = pcicfgr16(pci, PciBCR);
1026                                         pcicfgw16(pci, PciBCR, 0x40 | bcr);
1027                                         delay(50);
1028                                 }
1029                         }
1030                 }
1031         }
1032
1033         if(pciroot == nil)
1034                 goto out;
1035
1036         if(nobios) {
1037                 /*
1038                  * Work out how big the top bus is
1039                  */
1040                 pcibussize(pciroot, &mema, &ioa);
1041
1042                 /*
1043                  * Align the windows and map it
1044                  */
1045                 ioa = 0x1000;
1046                 mema = 0x90000000;
1047
1048                 pcilog("Mask sizes: mem=%lux io=%lux\n", mema, ioa);
1049
1050                 pcibusmap(pciroot, &mema, &ioa, 1);
1051                 DBG("Sizes2: mem=%lux io=%lux\n", mema, ioa);
1052
1053                 unlock(&pcicfginitlock);
1054                 return;
1055         }
1056
1057         if (!nopcirouting)
1058                 pcirouting();
1059
1060 out:
1061         pcireservemem();
1062         unlock(&pcicfginitlock);
1063
1064         if(getconf("*pcihinv"))
1065                 pcihinv(nil);
1066 }
1067
1068 static void
1069 pcireservemem(void)
1070 {
1071         int i;
1072         Pcidev *p;
1073
1074         /*
1075          * mark all the physical address space claimed by pci devices
1076          * as in use, so that upaalloc doesn't give it out.
1077          */
1078         for(p=pciroot; p; p=p->list)
1079                 for(i=0; i<nelem(p->mem); i++)
1080                         if(p->mem[i].bar && (p->mem[i].bar&1) == 0)
1081                                 upareserve(p->mem[i].bar&~0x0F, p->mem[i].size);
1082 }
1083
1084 static int
1085 pcicfgrw8raw(int tbdf, int rno, int data, int read)
1086 {
1087         int o, type, x;
1088
1089         if(pcicfgmode == -1)
1090                 pcicfginit();
1091
1092         if(BUSBNO(tbdf))
1093                 type = 0x01;
1094         else
1095                 type = 0x00;
1096         x = -1;
1097         if(BUSDNO(tbdf) > pcimaxdno)
1098                 return x;
1099
1100         lock(&pcicfglock);
1101         switch(pcicfgmode){
1102
1103         case 1:
1104                 o = rno & 0x03;
1105                 rno &= ~0x03;
1106                 outl(PciADDR, 0x80000000|BUSBDF(tbdf)|rno|type);
1107                 if(read)
1108                         x = inb(PciDATA+o);
1109                 else
1110                         outb(PciDATA+o, data);
1111                 outl(PciADDR, 0);
1112                 break;
1113
1114         case 2:
1115                 outb(PciCSE, 0x80|(BUSFNO(tbdf)<<1));
1116                 outb(PciFORWARD, BUSBNO(tbdf));
1117                 if(read)
1118                         x = inb((0xC000|(BUSDNO(tbdf)<<8)) + rno);
1119                 else
1120                         outb((0xC000|(BUSDNO(tbdf)<<8)) + rno, data);
1121                 outb(PciCSE, 0);
1122                 break;
1123         }
1124         unlock(&pcicfglock);
1125
1126         return x;
1127 }
1128
1129 int
1130 pcicfgr8(Pcidev* pcidev, int rno)
1131 {
1132         return pcicfgrw8(pcidev->tbdf, rno, 0, 1);
1133 }
1134
1135 void
1136 pcicfgw8(Pcidev* pcidev, int rno, int data)
1137 {
1138         pcicfgrw8(pcidev->tbdf, rno, data, 0);
1139 }
1140
1141 static int
1142 pcicfgrw16raw(int tbdf, int rno, int data, int read)
1143 {
1144         int o, type, x;
1145
1146         if(pcicfgmode == -1)
1147                 pcicfginit();
1148
1149         if(BUSBNO(tbdf))
1150                 type = 0x01;
1151         else
1152                 type = 0x00;
1153         x = -1;
1154         if(BUSDNO(tbdf) > pcimaxdno)
1155                 return x;
1156
1157         lock(&pcicfglock);
1158         switch(pcicfgmode){
1159
1160         case 1:
1161                 o = rno & 0x02;
1162                 rno &= ~0x03;
1163                 outl(PciADDR, 0x80000000|BUSBDF(tbdf)|rno|type);
1164                 if(read)
1165                         x = ins(PciDATA+o);
1166                 else
1167                         outs(PciDATA+o, data);
1168                 outl(PciADDR, 0);
1169                 break;
1170
1171         case 2:
1172                 outb(PciCSE, 0x80|(BUSFNO(tbdf)<<1));
1173                 outb(PciFORWARD, BUSBNO(tbdf));
1174                 if(read)
1175                         x = ins((0xC000|(BUSDNO(tbdf)<<8)) + rno);
1176                 else
1177                         outs((0xC000|(BUSDNO(tbdf)<<8)) + rno, data);
1178                 outb(PciCSE, 0);
1179                 break;
1180         }
1181         unlock(&pcicfglock);
1182
1183         return x;
1184 }
1185
1186 int
1187 pcicfgr16(Pcidev* pcidev, int rno)
1188 {
1189         return pcicfgrw16(pcidev->tbdf, rno, 0, 1);
1190 }
1191
1192 void
1193 pcicfgw16(Pcidev* pcidev, int rno, int data)
1194 {
1195         pcicfgrw16(pcidev->tbdf, rno, data, 0);
1196 }
1197
1198 static int
1199 pcicfgrw32raw(int tbdf, int rno, int data, int read)
1200 {
1201         int type, x;
1202
1203         if(pcicfgmode == -1)
1204                 pcicfginit();
1205
1206         if(BUSBNO(tbdf))
1207                 type = 0x01;
1208         else
1209                 type = 0x00;
1210         x = -1;
1211         if(BUSDNO(tbdf) > pcimaxdno)
1212                 return x;
1213
1214         lock(&pcicfglock);
1215         switch(pcicfgmode){
1216
1217         case 1:
1218                 rno &= ~0x03;
1219                 outl(PciADDR, 0x80000000|BUSBDF(tbdf)|rno|type);
1220                 if(read)
1221                         x = inl(PciDATA);
1222                 else
1223                         outl(PciDATA, data);
1224                 outl(PciADDR, 0);
1225                 break;
1226
1227         case 2:
1228                 outb(PciCSE, 0x80|(BUSFNO(tbdf)<<1));
1229                 outb(PciFORWARD, BUSBNO(tbdf));
1230                 if(read)
1231                         x = inl((0xC000|(BUSDNO(tbdf)<<8)) + rno);
1232                 else
1233                         outl((0xC000|(BUSDNO(tbdf)<<8)) + rno, data);
1234                 outb(PciCSE, 0);
1235                 break;
1236         }
1237         unlock(&pcicfglock);
1238
1239         return x;
1240 }
1241
1242 int
1243 pcicfgr32(Pcidev* pcidev, int rno)
1244 {
1245         return pcicfgrw32(pcidev->tbdf, rno, 0, 1);
1246 }
1247
1248 void
1249 pcicfgw32(Pcidev* pcidev, int rno, int data)
1250 {
1251         pcicfgrw32(pcidev->tbdf, rno, data, 0);
1252 }
1253
1254 Pcidev*
1255 pcimatch(Pcidev* prev, int vid, int did)
1256 {
1257         if(pcicfgmode == -1)
1258                 pcicfginit();
1259
1260         if(prev == nil)
1261                 prev = pcilist;
1262         else
1263                 prev = prev->list;
1264
1265         while(prev != nil){
1266                 if((vid == 0 || prev->vid == vid)
1267                 && (did == 0 || prev->did == did))
1268                         break;
1269                 prev = prev->list;
1270         }
1271         return prev;
1272 }
1273
1274 Pcidev*
1275 pcimatchtbdf(int tbdf)
1276 {
1277         Pcidev *pcidev;
1278
1279         if(pcicfgmode == -1)
1280                 pcicfginit();
1281
1282         for(pcidev = pcilist; pcidev != nil; pcidev = pcidev->list) {
1283                 if(pcidev->tbdf == tbdf)
1284                         break;
1285         }
1286         return pcidev;
1287 }
1288
1289 uchar
1290 pciipin(Pcidev *pci, uchar pin)
1291 {
1292         if (pci == nil)
1293                 pci = pcilist;
1294
1295         while (pci) {
1296                 uchar intl;
1297
1298                 if (pcicfgr8(pci, PciINTP) == pin && pci->intl != 0 && pci->intl != 0xff)
1299                         return pci->intl;
1300
1301                 if (pci->bridge && (intl = pciipin(pci->bridge, pin)) != 0)
1302                         return intl;
1303
1304                 pci = pci->list;
1305         }
1306         return 0;
1307 }
1308
1309 static void
1310 pcilhinv(Pcidev* p)
1311 {
1312         int i;
1313         Pcidev *t;
1314
1315         if(p == nil) {
1316                 putstrn(PCICONS.output, PCICONS.ptr);
1317                 p = pciroot;
1318                 print("bus dev type vid  did intl memory\n");
1319         }
1320         for(t = p; t != nil; t = t->link) {
1321                 print("%d  %2d/%d %.2ux %.2ux %.2ux %.4ux %.4ux %3d  ",
1322                         BUSBNO(t->tbdf), BUSDNO(t->tbdf), BUSFNO(t->tbdf),
1323                         t->ccrb, t->ccru, t->ccrp, t->vid, t->did, t->intl);
1324
1325                 for(i = 0; i < nelem(p->mem); i++) {
1326                         if(t->mem[i].size == 0)
1327                                 continue;
1328                         print("%d:%.8lux %d ", i,
1329                                 t->mem[i].bar, t->mem[i].size);
1330                 }
1331                 if(t->ioa.bar || t->ioa.size)
1332                         print("ioa:%.8lux %d ", t->ioa.bar, t->ioa.size);
1333                 if(t->mema.bar || t->mema.size)
1334                         print("mema:%.8lux %d ", t->mema.bar, t->mema.size);
1335                 if(t->bridge)
1336                         print("->%d", BUSBNO(t->bridge->tbdf));
1337                 print("\n");
1338         }
1339         while(p != nil) {
1340                 if(p->bridge != nil)
1341                         pcilhinv(p->bridge);
1342                 p = p->link;
1343         }
1344 }
1345
1346 void
1347 pcihinv(Pcidev* p)
1348 {
1349         if(pcicfgmode == -1)
1350                 pcicfginit();
1351         lock(&pcicfginitlock);
1352         pcilhinv(p);
1353         unlock(&pcicfginitlock);
1354 }
1355
1356 void
1357 pcireset(void)
1358 {
1359         Pcidev *p;
1360
1361         if(pcicfgmode == -1)
1362                 pcicfginit();
1363
1364         for(p = pcilist; p != nil; p = p->list) {
1365                 /* don't mess with the bridges */
1366                 if(p->ccrb == 0x06)
1367                         continue;
1368                 pciclrbme(p);
1369         }
1370 }
1371
1372 void
1373 pcisetioe(Pcidev* p)
1374 {
1375         p->pcr |= IOen;
1376         pcicfgw16(p, PciPCR, p->pcr);
1377 }
1378
1379 void
1380 pciclrioe(Pcidev* p)
1381 {
1382         p->pcr &= ~IOen;
1383         pcicfgw16(p, PciPCR, p->pcr);
1384 }
1385
1386 void
1387 pcisetbme(Pcidev* p)
1388 {
1389         p->pcr |= MASen;
1390         pcicfgw16(p, PciPCR, p->pcr);
1391 }
1392
1393 void
1394 pciclrbme(Pcidev* p)
1395 {
1396         p->pcr &= ~MASen;
1397         pcicfgw16(p, PciPCR, p->pcr);
1398 }
1399
1400 void
1401 pcisetmwi(Pcidev* p)
1402 {
1403         p->pcr |= MemWrInv;
1404         pcicfgw16(p, PciPCR, p->pcr);
1405 }
1406
1407 void
1408 pciclrmwi(Pcidev* p)
1409 {
1410         p->pcr &= ~MemWrInv;
1411         pcicfgw16(p, PciPCR, p->pcr);
1412 }
1413
1414 int
1415 pcicap(Pcidev *p, int cap)
1416 {
1417         int i, c, off;
1418
1419         /* status register bit 4 has capabilities */
1420         if((pcicfgr16(p, PciPSR) & 1<<4) == 0)
1421                 return -1;
1422         switch(pcicfgr8(p, PciHDT) & 0x7F){
1423         default:
1424                 return -1;
1425         case 0:                         /* etc */
1426         case 1:                         /* pci to pci bridge */
1427                 off = 0x34;
1428                 break;
1429         case 2:                         /* cardbus bridge */
1430                 off = 0x14;
1431                 break;
1432         }
1433         for(i = 48; i--;){
1434                 off = pcicfgr8(p, off);
1435                 if(off < 0x40 || (off & 3))
1436                         break;
1437                 off &= ~3;
1438                 c = pcicfgr8(p, off);
1439                 if(c == 0xff)
1440                         break;
1441                 if(c == cap)
1442                         return off;
1443                 off++;
1444         }
1445         return -1;
1446 }
1447
1448 static int
1449 pcigetpmrb(Pcidev* p)
1450 {
1451         if(p->pmrb != 0)
1452                 return p->pmrb;
1453         return p->pmrb = pcicap(p, PciCapPMG);
1454 }
1455
1456 int
1457 pcigetpms(Pcidev* p)
1458 {
1459         int pmcsr, ptr;
1460
1461         if((ptr = pcigetpmrb(p)) == -1)
1462                 return -1;
1463
1464         /*
1465          * Power Management Register Block:
1466          *  offset 0:   Capability ID
1467          *         1:   next item pointer
1468          *         2:   capabilities
1469          *         4:   control/status
1470          *         6:   bridge support extensions
1471          *         7:   data
1472          */
1473         pmcsr = pcicfgr16(p, ptr+4);
1474
1475         return pmcsr & 0x0003;
1476 }
1477
1478 int
1479 pcisetpms(Pcidev* p, int state)
1480 {
1481         int ostate, pmc, pmcsr, ptr;
1482
1483         if((ptr = pcigetpmrb(p)) == -1)
1484                 return -1;
1485
1486         pmc = pcicfgr16(p, ptr+2);
1487         pmcsr = pcicfgr16(p, ptr+4);
1488         ostate = pmcsr & 0x0003;
1489         pmcsr &= ~0x0003;
1490
1491         switch(state){
1492         default:
1493                 return -1;
1494         case 0:
1495                 break;
1496         case 1:
1497                 if(!(pmc & 0x0200))
1498                         return -1;
1499                 break;
1500         case 2:
1501                 if(!(pmc & 0x0400))
1502                         return -1;
1503                 break;
1504         case 3:
1505                 break;
1506         }
1507         pmcsr |= state;
1508         pcicfgw16(p, ptr+4, pmcsr);
1509
1510         return ostate;
1511 }
1512
1513 int
1514 pcinextcap(Pcidev *pci, int offset)
1515 {
1516         if(offset == 0) {
1517                 if((pcicfgr16(pci, PciPSR) & (1<<4)) == 0)
1518                         return 0; /* no capabilities */
1519                 offset = PciCAP-1;
1520         }
1521         return pcicfgr8(pci, offset+1) & ~3;
1522 }